硅电荷探测器束流样机地检系统研制

张镇[1,2]　龚轲[1]　彭文溪[1]　乔锐[1]　郭东亚[1]　刘雅清[1]　黄明[2]　武梦龙[1]　刘煊[1,2]

1（中国科学院高能物理研究所 北京 100049）

2（北方工业大学　北京 100144）

摘要　高能宇宙辐射探测设施(HERD)是计划部署在中国空间站上的科学装置，旨在间接探测暗物质、精确测量宇宙线成分以及进行高能伽马射线的巡天观测。其中，硅电荷探测器是 HERD 的子探测器之一，用于测量从氢到镍的宇宙射线电荷量。本文介绍一套硅电荷探测器束流样机的地检系统，该系统采用了 Xilinx 公司的 ZYNQ UltraScale+ MPSoC 芯片作为控制芯片，并实现了 LVDS 数据接收、编解码、RS-422 控制和千兆以太网数据接收存储功能，可用于采集硅电荷探测器的输出信号。硅电荷探测器束流样机和地检系统参加了欧洲核子中心的重核束流实验，共采集了 100 GB 实验数据,功能稳定可靠,为 HERD 项目硅电荷探测器的后续实验提供了重要的技术支持和数据基础。

关键词　高能宇宙辐射探测设施；硅电荷探测器；地检系统；ZYNQ

中图分类号　TL99（建议原子能技术类的中图分类号）

DOI:

Development of ground test system for silicon charge detector beam prototype

ZHANG Zhen[1,2]　GONG Ke[1]　PENG Wen Xi[1]　QIAO Rui[1]　GUO Dong Ya[1]　LIU Ya Qing[1]　HUANG Ming[2]　WU Meng Long[2]　LIU Xuan[1,2]

1(*Institute of High Energy Physics, Chinese Academy of Sciences, Beijing 100049, China*)

2(*North China University of Technology, Beijing 100144, China*)

Abstract [Background]: The High Energy cosmic-Radiation Detection facility (HERD) is a scientific instrument planned for deployment on the Chinese Space Station, aimed at indirectly detecting dark matter, precisely measuring cosmic-ray composition, and conducting sky surveys of high-energy gamma rays. Among its components, the silicon charge detector serves as one of HERD's sub-detectors, designed for measuring the charge of cosmic rays ranging from hydrogen to nickel.**[Purpose]**: To validate and analyze the charge measurement capability of silicon charge detectors, a ground test system was designed for a prototype silicon charge detector beamline.**[Methods]**: The ground test system utilizes Xilinx's ZYNQ UltraScale+ MPSoC chip as the control chip, achieving functions including LVDS data reception, encoding and decoding, RS-422 control, and gigabit Ethernet data reception and storage. **[Results]**: The silicon charge detector beamline prototype participated in heavy ion beam experiments at the European Nuclear Research Center, with the ground test system collecting 100GB of experimental data during the beamline experiments. **[Conclusions]**: The Ground Test system demonstrated good stability and reliability during the beam experiment, providing important technical support and data foundation for subsequent experiments of the HERD project's silicon charge detector.

Key words　HERD, Silicon Charge Detector, Ground Test System, ZYNQ

高能宇宙辐射探测设施(HERD)是计划部署在中国空间站上的科学装置，它主要的科学目标包括间接探测暗物质、精确测量 GeV 和 TeV 能段的各成分宇宙线谱以及高能伽马射线的巡天观测[1]。HERD 的探测器

国家自然科学基金(批准号：11903037) 资助

第一作者：张镇，男，2000 年出生，在读研究生

通讯作者：龚轲，E-mail:gongk@ihep.ac.cn

收稿日期：20XX-00-00，修回日期：20XX-00-00

包括三维立体成像量能器(CALO)、穿越辐射探测器(TRD)、硅微条径迹探测器(STK)、塑料闪烁体探测器(PSD)以及硅电荷探测器(SCD)。硅电荷探测器的主要任务是进行氢元素到镍元素的宇宙射线电荷量测量。硅电荷探测器覆盖在HERD的顶面以及四个侧面，每一面都由八层单面硅微条探测器组成[2-5]。

硅电荷探测器束流样机参与2023年度欧洲核子研究中心的重核束流实验。此次束流实验的硅电荷探测器束流样机包括硅微条探测器单元(Ladder)、前端扇出电子学系统(SCD-FFE)与地检系统（SCD-GTS）。硅微条探测器单元包含2个Ladder，共计1280个电子学读出通道，使用了多种耦合电容对硅微条探测器的电荷分配效应进行了详细研究，该部分研究内容见[6]。前端扇出电子学系统主要负责对硅微条的信号进行采集和传输，每次触发产生5150 Bytes数据量。针对硅电荷探测器束流样机的测试需求，本课题研制的了一套地检系统。该地检系统采用Xilinx公司的ZYNQ UltraScale+ MPSoC芯片控制芯片，主要实现了LVDS数据接收、编解码、RS-422控制和千兆以太网数据接收存储功能。

1 硅电荷探测器束流样机电子学系统结构

硅电荷探测器束流样机的系统结构图如图1所示。




图1 硅电荷探测器原型样机电子学系统结构图
Fig.1 Structure diagram of electronic system for prototype of silicon charge detector

每个硅微条探测器单元包含一片单面硅微条探测器和6片专用集成电路(ASIC)。单面硅微条探测器由山东高能瑞泰公司生产，厚度320微米。它包含640条P+注入条，有效面积约为96 mm × 96 mm，全耗尽电压约30 V。每片ASIC为挪威IDEAS公司生产的IDE1140芯片，它集成了64路电荷灵敏前置放大器、成型电路以及峰值保持。

前端扇出电子学由FPGA、高压模块、电源模块、跨阻放大模块、ADC采集模块以及其他通信模块所组成。前端扇出电子通过Ladder上的多个ASIC芯片对硅微条探测器各个通道的电荷信息进行采集和模数转换并将数据及时处理，并汇总数据、通过外部LVDS驱动芯片将数据传输至地检系统。

地检系统主要功能包括：

1）通过RS-422接口接收外部指令，控制前端扇出电子学的数据采集与上传；

2）对通过I²C接口接收外触发信息并进行解码，将解码后的触发信号在50 ns之内通过RS-422给前端扇出电子学；

3）通过LVDS接口接收前端扇出电子学所汇总的科学数据，并对科学数据进行校验和打包处理，通过千兆以太网将此打包处理后的科学数据发送至上位机。

本论文重点介绍该地检系统的研制和测试。

2 地检系统设计

地检系统采用了Xilinx公司的XCZU3EG作为主控芯片，该芯片集成了双核ARM Cortex-A53和FPGA可编程逻辑，通过Processing System (PS)和Programmable Logic (PL)技术可以实现较为复杂的综合处理任

务。PL 侧主要实现对数据的大规模缓存与传输以及外部触发信息的解码与转发。PS 侧包含处理器和 DDR 内存存储控制器以及千兆以太网控制器，主要实现 PS 与上位机之间的千兆以太网数据传输。PL 与 PS 之间通过 AXI4_Stream 协议与 DMA 实现 ZYNQ 片内的数据高速传输。

硅电荷探测器束流样机的地检系统的 Block Design 如图 2 所示。




图 2 ZYNQ 逻辑 Block Design 图
Fig.2 ZYNQ Logic Block Design Diagram

2.1 PL 逻辑功能模块

在地检系统中 PL 逻辑侧内部被划分为多个功能模块，如图 3 所示。




图 3 PL 逻辑功能模块
Fig.3 PL Logic function module

其中，系统控制模块主要实现三部分功能：

1）通过 I^2C 总线接收、判段触发类型与触发编号以及 CRC 校验，并根据触发类型与触发编号产生相应的触发信号发送给前端扇出电子学系统，I2C 触发协议格式如图 4 所示；

2）接收外部 RS-422 指令，根据不同指令类型通过 RS-422 接口控制前端扇出电子学系统；

3）与 PS 侧通信，协同控制 PL 侧的其他代码逻辑。




图 4 触发协议格式图

Fig.4 Trigger Protocol Format Diagram

数据获取模块主要用于接收、校验以及缓存前端扇出电子学的 LVDS 数据的功能。其中 LVDS 数据先经过如图 5 所示的 LVDS 数据接收电路将差分信号转换为单端信号输入至数据获取模块中。




图 5 LVDS 数据接收电路

Fig.5 LVDS data receiving circuit

转换后的数据协议格式如图 6 所示。当数据来临时，数据获取模块首先对数据进行特征位校验，校验通过后再对数据进行打包处理，而后存入 AXI4 Stream DATA FIFO 之中。之后系统控制模块与 PS 侧通信，控制 AXI DMA 将此次数据传输到 PS 侧的 DDR 中进行后续处理。




图 6 数据协议格式

Fig.6 Data protocol format

2.2 PL 数据获取逻辑有限状态机

图 3 中的数据获取逻辑模块为 PL 侧最重要的逻辑模块之一，为了尽可能高效、稳定且可靠的实现数据获取功能，本设计采取有限状态机实现数据获取逻辑功能模块。




图 7 数据接收逻辑状态迁移过程图
Fig.7 Data receiving logic state migration process diagram

图 7 所示为数据获取逻辑模块的状态迁移过程图。初始化结束或收到 reset 信号之后，状态机进入“IDLE”空状态，将逻辑模块内部寄存器和计数器置 0；操作完成后，状态机检测 LVDS 数据时钟下降沿，当数据时钟下降沿到达时，进入数据接收“REC”状态，每当数据时钟上升沿时锁存数据，依次锁 5150 Byte 有效数据；操作完成之后状态机进入“CHECK”状态，此状态中校验所缓存数据的数据包头以及数据包尾，当数据包头为“0x55AAEB90”且数据包尾为“0x5AA5”时，状态机判定数据有效，进入“Package”状态，否则舍弃本次数据，进入“IDLE”状态；Package 状态对校验后的数据进一步处理，在原始数据包尾后增加 16 bit 时间码信息以及 8 bit 数据包尾“0xA55A”,处理完成后状态机跳转置“Save”状态；在“Save”状态下,状态机通过 AXI4_Stream 协议将最终数据缓存至 AXI4 DATA FIFO 中，同时产生接收完成标志位，使系统控制模块对此次处理完成的数据进行传输操作,此操作完成后，状态机跳转至“IDLE”状态，等待接收下一次 LVDS 数据。

2.3 PL-PS 数据传输

本设计选取 AXI DMA IP 核实现 PS 侧内存与 AXI4_Stream 接口目标外设间地高带宽直接内存访问。AXI DMA 被设置为 Simple transfer 数据传输模式，共用到 AXI4-LITE、AXI Stream(S2MM)以及 AXI Memory Write(S2MM)三条总线。其中 AXI4-LITE 为 DMA 控制总线，PS 侧通过该总线对 DMA 进行初始化配置以及传输控制。AXI Stream(S2MM)和 AXI Memory Write(S2MM)是 AXI4 Stream 协议的总线，PL 侧缓存的数据通过该总线进行 PL 到 PS 间数据的连续传输，不需要提供地址信息。

2.4 PS 程序基本流程图

ZYNQ 的 PS 侧主要实现 AXI DMA 的驱动和控制，将 PL 侧的缓存数据传输至 PS 侧的 DDR 中，并通过千兆以太网将数据传输至上位机。PS 侧的流程图如图 8 所示。




图 8 PS 程序基本流程图
Fig.8 Basic flowchart of PS program

初始化包括 AXI DMA 初始化、DDR 控制器初始化、千兆以太网初始化、PL 侧逻辑初始化等。初始化完成后系统进入空闲状态，等待 PL 数据接收完毕标志位。一旦接收完毕标志位为高时，PS 程序启动一次 DMA 传输，将 PL 侧缓存的数据传输至 PS 侧 DDR 中并启动 LWIP 传输，通过千兆以太网将 DDR 中的数据传输至上位机之中。

3 系统测试

使用触发机箱产生频率为 300 Hz 的周期触发信号，进行系统的基线采集测试。通过判断固定时长下上位机接收数据包数与上位机接收数据误码率来验证地检系统的可靠性。系统测试框图如图 9 所示。




图 9 系统测试框图
Fig.9 System Test Block Diagram

系统测试时常 24 小时，共计获取 25.92×10^6 包数据，与理论接收包数一致，且数据误码率为 0。

4 结语

为了对硅电荷探测器的电荷测量能力进行验证和分析，HERD 团队于 2023 年底参加了欧洲原子能中心超级质子加速器的重核束流实验，实验现场如图 10 所示。硅电荷探测器地检系统参与本次实验，连续稳定可靠运行 30 天，已准确获取 100GB 有效科学数据，当前数据正在进一步分析中。




图 10束流实验现场图

Fig.10 Field diagram of beam experiment

作者贡献声明 张镇负责硅电荷探测器地检系统的实现与调试，文章的起草；龚轲负责参与方案论证，系统调试指导，文章的起草与修订。彭文溪负责整体的进展以及文章的修改。乔锐、郭东亚、刘雅清负责系统测试指导与文章的修订。黄明、武梦龙负责硅电荷探测器地检系统的方案设计，文章的修订。刘楦负责地检系统的调试，文章的修订。

参考文献

1 毕效军,董永伟. 中国空间站高能宇宙辐射探测设施 HERD [J]. 现代物理知识, 2020, 32 (05): 40-44. DOI:10.13405/j.cnki.xdwz.2020.05.009.

2 闵江洪,乔锐,于龙昆,等. 机器学习法优化硅微条探测器电荷重建 [J]. 核电子学与探测技术, 2023, 43 (02): 318-324.

3 Kyratzis D .Latest advancements of the HERD space mission[J].Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, 2023, 1048:167970-.DOI:10.1016/j.nima.2022.167970.

4 Silvestre G , Collaboration T H S .The Silicon Charge Detector of the High Energy Cosmic Radiation Detection

5 Qiao R , Peng W X , Cui X Z ,et al.A charge sharing study of silicon microstrip detectors with electrical characterization and. SPICE simulation[J].Advances in Space Research: The Official Journal of the Committee on Space Research(COSPAR), 2019(12):64.

6 Lu R S , Qiao R , Gong K ,et al.Capacitive coupling study of the HERD SCD prototype: preliminary results[J].IEEE Transactions on Nuclear Science, PP[2024-04-19].DOI:10.1109/TNS.2024.3376396.